[2014-2/VLSI-DA] 4주차, 직감적으로 이해하는 베릴로그 테스트 벤치

[2014-2/VLSI-DA] 4주차, 직감적으로 이해하는 베릴로그 테스트 벤치


[VLSI-DA/W04] Intuitive Verilog HDL TestBench

Hi All,
Last week we briefly look at testbench written in Verilog HDL. Surely, we're just begin of this design methodology and less or none experience of this hardware design language, Verilog. But, I'm urging you to remind what you have learned before about computational languages. Verilog HDL is another set of the computational language but its goals is different, hardware or software.

Today we'll explore HDL simulation techniques by reading testbench intuitively, and give you homework about writting testbench for your DUT, submitted last week.

이번 주에는 지난 주에 나눠준 베릴로그 테스트 벤치를 한줄 한줄 씩 읽어봤다

http://goodkook.blogspot.kr/2014/09/20142vlsi-da-3-basics-of-verilog-hdl.html

이제 겨우 베릴로그 배운지 3주에 불과하지만 다소 수준있는 예제를 읽어봤다. 베릴로그가 별거랴. 이제껏 배운 컴퓨터 언어의 개념을 총동원하면 직접 작성은 못해도 해놓은 것 읽고 이해 할 수는 있었을 것이다. 이번 학기 수업을 마칠 때 쯤이면 이정도 베릴로그는 구사할 수 있게될 것이라고 기대해본다.