한국에 반도체 설계 방법론 연구자가 있습니까?
"내 칩 제작 서비스"는 MPW 방식으로 학부생(심지어 고등학생까지)의 설계를 무료로 만들어 준다. "무료" MPW로는 세계 유일할 것이다. 칩 뿐만 아니라 패키지까지 무료다. 칩을 제작하기 위한 도면(레이아웃이라고 한다)을 그리는 기하학적 기준인 디자인 룰과 SPICE 회로 시뮬레이션 파라미터를 제공한다. 풀 커스텀 칩 제작 서비스다. 한마디로 도면을 그려오면 제작해 준다.
문제는 트랜지스터의 갯수다. 아날로그 회로와는 달리 디지털 회로의 경우 간단한 알고리즘이라도 이를 구현 하려면 엄청난 갯수의 트랜지스터가 동원된다. "내 칩 서비스"에서 제공하는 칩의 크기가 작아 많은 수를 넣을 수 없지만 만여개를 집적 시킬 수 있다. 알고리즘을 쉽게 구현하기 위해 설계의 생산성을 높이는 설계 자동화 도구의 사용은 피할 수 없다.
"내 칩 제작 서비스"의 공정은 0.5um 2-poly/3-Metal CMOS다. MPW의 칩 크기는 1.9x1.9mm인데 28개 표준 입출력 패드 포함이다. 순수 설계 면적은 950x950um 다. 이정도 면적이면 8비트 곱셈기와 16비트 덧셈기는 충분히 수용한다. 간단한 디지털 신경망의 뉴런, 디지털 필터의 처리요소(PE), 간단한 8비트 마이크로 프로세서 정도는 들어간다. 비록 최첨단 공정은 아니지만 아이디어를 넣기에 부족함이 없다. 칩 면적은 패키지를 무료로 제공 받기위한 것이고 필요하다면 협의에 따라 넓은 크기의 칩을 할당 받을 수 있다. 이경우 패키지가 관건인데 COB(Chip-On-Board)는 큰 비용이 들지 않는다.
무료 임에도 불구하고 "내 칩 MPW"의 지원 껀수가 저조하다고 한다. 이제 시작한지 2년째 인데다 공정을 마치고 칩을 배포한 횟수가 세번째 이니 사업초반이지만 향후 지속적인 사업을 위해 적극적인 홍보가 필요하다는 말이 나오고 있다. MPW 참여 독려를 하면 상용 설계 도구를 지원하지 않기 때문이라는 말을 듣는다고 하는데 과연 그럴까?
도데체 지난 십여년간 무슨 일이 있었을까?
나는 지난 십여년간 국내 반도체 산업 환경이나 학계에 관심을 끊고 지내다 학생들을 지도할 기회가 있어 들여다 보면서 많은 생각이 들었다. 특히 작년(십여년 만)에 몇번의 학회에도 가보고 이번 2025년 한국 반도체 학술대회(반도체 강국이라는 대한민국의 최대 반도체 학술대회라고 한다)의 발표 논문들을 보니 이래도 되나 싶을 정도다.
[참고] 구두발표 목록
http://kcs.cosar.or.kr/2025/download/program/KCS2025_FP_ORAL_250206.pdf
대부분 물질과 공정에 집중되어 있고 말들은 설계라고 하지만 알고리즘 기반의 설계라기 보다 트릭에 가까운 것들이고 VLSI CAD 라고 하지만 SPICE 사용기 정도에 불과하다. 논문 모집 분야에는 분명히 VLSI CAD 에 설계 방법론(HW/SW Co-Design), EDA 도구들(Auto P&R), 테스트 등이 있는데 한편도 눈에 띄지 않는다.
[참고] 논문 모집분야: http://kcs.cosar.or.kr/2025/cfp.jsp
"내 칩 제작 서비스"를 시작 하면서 설계 도구에 대한 고민이 있었을 것이다. 처음 MPW에 참여 하려고 문의를 했을 때 "도면을 그려오면 공정해 줄께"라는 느낌이 들었다. 받아든 디자인 킷은 그냥 SPICE 파라메터와 디자인 룰 뿐이었다. '학부생'이 뭘 어떻게 그릴 수 있을까? IDEC(반도체 설계 교육 센터)에서 상용 설계도구의 라이센스를 지원 받을 수 있다지만(라이센스 서버 접근은 제약 사항이 많다) 공정에 맞도록 체계를 갖추려면 상당한 비용과 시간이 필요해 보였다. "구형" 실험실 공정을 전문 상업기관에 외주를 맞기기도 어렵겠지만 실적이 필요한 연구소나 비용을 따지는 전문업체를 감안하면 맡아줄 곳이 있을지도 의문이다. 공정에 맞는 설계 방법론(디자인 플로우)를 학교 연구실에서 수행하면 좋겠지만 위의 학술 대회를 살펴보니 어렵겠다는 생각이 든다.
트랜지스터 몇십개 그리기도 좋은 아이디어 일 수 있지만 공부하고 설계하는 흥미를 끌지 못할 것은 분명하다. 인공지능 컴퓨팅을 일상에서 접하는데 학교의 반도체 설계 수업은 버튼을 누르고 LED를 켜는 수준이니 제아무리 "무료"라 해도 MPW 제작 껀수가 늘어날 리가 있겠는가? 현실이 이런데 상용 합성 도구를 지원 한다고 MPW 지원 껀수가 늘어날지 의문이 든다. 시납시스 디자인 컴파일러를 비롯한 상용 툴들은 그저 핑계로 밖에 보여지지 않는다.
이미 1980년대부터 반도체 설계 인력 양성 목적의 MPW를 진행해온 미국이나 유럽에서도 상용 툴의 고비용 문제를 진즉에 인식하고 오픈-소스 툴로 방향을 잡고 매우 완성도를 높여가고 있다. SkyWater나 GlobalFoundry, iHP(유럽)의 130/180nm 공정 저비용 MPW도 활발하다. 이들은 모두 표준 셀들을 포함하여 오픈 소스 툴을 지원하는 PDK를 공개하고 있다.
오픈 소스 PDK를 기반으로 "유료" MPW를 수행하는 TinyTapeout의 실적을 보면 작년에 무려 6건의 공정을 실시했다. 이 MPW 서비스에 응모하여 설계했던 내용들은 매우 다양하다.
https://tinytapeout.com/runs/
https://tinytapeout.com/runs/silicon-proven/
우리가 반도체 설계 도구와 방법론을 등한히 하는 동안 반도체 설계 방법론과 EDA는 유럽은 물론 인도, 중국, 일본, 대만에서 장악하고 있다. IEEE/EDA 위원회(CEDA) 유튜브 채널을 봐도 알 수 있다. 회로 설계 트릭을 발표하는 ISSCC에만 관심을 두지 말고 DAC(Design Automation Conference)나 DATE(Design Automation & Test Equipment)에도 관심을 가졌으면 좋겠다.
IEEE/CEDA: https://www.youtube.com/@ieeecouncilonelectronicdes6411
DAC: https://www.dac.com/
DATE: https://www.date-conference.com/
DAC, DATE, SystemC의 지역 학술회의는 인도, 중국, 대만, 일본에서도 열린다.
다행히 "내 칩 제작서비스"의 공정용 오픈-소스 설계 도구 활용 디자인 킷이 개발 되었다. 몇차례 시도 끝에 이 디자인 킷으로 동작 하는 칩을 제작할 수 있게 되었다. 시스템 수준 알고리즘 개발, RTL 합성과 검증, 자동 P&R과 GDS 생성, 사인 오프용 DRC와 LVS, 칩 테스트까지 반도체설계의 전 과정을 해볼 수 있다. 이 디자인 킷은 초 저비용으로 "내 칩"을 "내 책상"위에서 설계하고 시험해 볼 수 있는 체계를 갖췄다. 디자인 킷의 개발자로서 반도체 설계 교육에 널리 활용 되길 바란다.
[참고] ETRI 0.5um CMOS MPW Std-Cell Design-Kit
https://github.com/GoodKook/ETRI-0.5um-CMOS-MPW-Std-Cell-DK.git
[참고] 초 저렴 반도체 설계, 설계에서 테스트까지 단돈 $100 로!
https://goodkook.blogspot.com/2025/02/100.html
모눈종이에 색연필로 레이아웃을 그리던 때가 반세기 전이다. 오픈-소스 도구로 칩을 설계할 수 있는 지금, 상용 툴 지원 타령하는 사람들은 MPW와 설계를 모르고 하는 말이다.
[참고] 80년대의 레이아웃 설계의 어려움, VLSI DESIGN METHODOLOGY THE PROBLEM OF THE 80'S FOR MICROPROCESSOR DESIGN [pdf]
[참고] 최근 오픈-소스 도구의 활용, OpenROAD: Toward a Self-Driving, Open-Source Digital Layout Implementation Tool Chain [pdf]
